就在剛剛，全球首顆0.7nm原型芯片誕生！

智能紀元AGI 6月25日消息，IBM在紐約宣布，全球首款亞1（sub-1）納米、實際是0.7nm制程的芯片原型發布。

這顆芯片***用全新的納米堆疊（Nanostack）晶體管架構，實現0.7納米（7埃米）制程節點，指甲蓋大小的芯片塞進了近1000億個晶體管，密度是其2021年發布的2納米芯片的近兩倍。

IBM同時拋出一個數字：相比自家2納米節點，性能最高提升50%，或能效提升70%。

IBM預計，納米堆疊技術將在亞1納米節點率先得到應用， 并認為最快在5年內即可實現量產路徑。

5年——這個時間表如果被遵守，將是IBM公司，甚至是整個半導體與集成電路行業歷史上最快的“從實驗室到晶圓廠”速度之一。

受此消息影響，6月25日，IBM美股盤前漲超6%，現報280.495美元。

但這件事我們需要拆開來看。

首先，這顆0.7芯片不是臺積電、三星，也不是英偉達、英特爾這些芯片公司研發，而是計算機軟件巨頭IBM公布，這事就很有趣了。

事實上，IBM 芯片業務全程以自主研發為核心，未開展過大規模半導體企業收購，技術積累完全依托內部研究院完成。 1957年，IBM 正式確立全產品線固態電路戰略，全面放棄電子管技術路線，啟動雙極型晶體管與半導體器件自研，正式進入芯片領域。 1960年，IBM研發出倒裝芯片封裝技術，成為后世芯片封裝的基礎技術方案；1966年IBM研究員 Robert Dennard 發明單晶體管 DRAM（動態隨機存取存儲器）結構，同年推出全球首款量產商用 DRAM 芯片，首先搭載于 IBM System/370 系列大型機。 1***0年代，IBM啟動 RISC（精簡指令集）架構的前置研發，為后續 Power 系列處理器奠定基礎。 1980 年代末發明硅鍺（SiGe）BiCMOS 工藝，推出的硅鍺專用射頻芯片被廣泛應用于無線通信設備。

1991 年，IBM 聯合摩托羅拉、蘋果成立 PowerPC 聯盟，共同研發基于 Power 架構的通用處理器，打破 x86 架構在個人電腦與服務器領域的壟斷，Power芯片后續成為 IBM 小型機、大型機的核心算力載體。

19***年，IBM 推出了全球首個銅互連芯片制造工藝，取代沿用數十年的鋁互連技術，大幅降低芯片功耗、提升運行主頻，很快成為全行業通用的下一代制程標準。

2001年，IBM研發出應變硅（Strained Silicon）技術，通過硅原子應力提升晶體管載流子遷移率，進一步挖掘硅基芯片性能潛力，以及利用自研高 K 金屬柵極工藝，解決了納米級晶體管的柵極漏電問題，為 45nm 以下先進制程的量產掃清了核心技術障礙。

2014 年 10 月，IBM 宣布以倒貼15億美元的價格，將旗下全球商業半導體業務整體出售給代工廠商格羅方德（GlobalFoundries），交易標的包括 ASIC 定制業務、紐約東菲什基爾和佛蒙特州埃塞克斯章克申兩座晶圓廠、超 1.6 萬項半導體相關專利、約 5000 名芯片制造與技術員工，同時約定格芯成為 IBM 未來 10 年 22nm、14nm、10nm 節點服務器芯片的獨家代工廠。

這意味著，IBM 徹底退出芯片制造環節，僅保留半導體前沿技術研發、高端處理器設計兩大核心能力。

而退出制造環節后，IBM 轉向 “架構設計 + 前沿工藝研發 + 外部代工合作” 的輕資產模式，未再進行芯片制造領域的重資產投入，也未開展大規模芯片企業并購。 時隔7年后的2021年，IBM卻發布面向 z 系列大型機的 Telum 處理器，片上集成專用 AI 推理加速器，支撐企業級實時 AI 負載。 同年 5 月，IBM發布全球首個 2nm GAA（環繞柵極）晶體管工藝技術，在先進制程領域保持技術領先性。 2023 年前后，IBM與三星、英特爾達成先進制程代工合作，將未來高端處理器的生產交由頭部代工廠完成。 2025 年 5 月，IBM 宣布與封裝廠商 Deca Technologies 合作，在加拿大布羅蒙特工廠布局扇出型晶圓級先進封裝產線，補強小芯片（Chiplet）集成的本土化供應鏈能力。 如今，時隔五年，IBM再下一城，領先推出0.7nm芯片產品。 事實上，IBM的2納米芯片直到2024年才小批量出貨，中間隔了3年。而0.7納米比2納米激進得多，跨代中間還要解決High NA EUV光刻量產、埃米級良率控制、整套EDA工具鏈適配等一連串工程問題。 5年意味著，IBM對自己從今天起要解決的清單相當樂觀。

其次，從已經發布的技術細節看，IBM這次確實拿出了真東西——新技術，不是PPT造芯。

IBM稱，支撐這顆芯片的核心創新叫"納米堆疊"（Nanostack）。如果說過去的納米片（nanosheet）是把晶體管并排放在二維平面上，納米堆疊就是把它們垂直摞起來、錯位排列。

這種三維順序集成（3D sequential integration）有兩個直接好處：

1、每層可以用不同材料，每層晶體管可以獨立調優性能與功耗；

2、在同樣的占地面積下，密度大幅提升。

IBM報告了三項實驗驗證：CMOS集成中的超薄介質鍵合、雙通道工程技術演示、CMOS反相器具備預期開關性能。

簡單說，他們證明這個東西能造、能算。

另一項發表于2026年VLSI的研究顯示，納米堆疊讓SRAM實現了40%的縮放——這是芯片上最吃面積的存儲單元，對AI芯片尤其關鍵。

此外，值得一提的是所謂“性能提升50%或能效提升70%”這個數字需要打折扣，因為原文用的是projected——預計，是模型推演，不是實測；對照對象也是IBM自家上一代。

這意味著，在第三方獨立測試看到這顆芯片之前，把它當作“上限***設”更穩。

最后是產業鏈。

在芯片產業鏈層面，納米堆疊技術依賴一個關鍵工具：高數值孔徑極紫外光刻機（High NA EUV）。

這臺機器由ASML制造，全球已交付的個位數。

IBM位于紐約州奧爾巴尼的設施即將成為其中一臺的落戶地，合作方包括泛林集團、東京電子和SCREEN Semiconductor Solutions,——基本包攬了全球高端刻蝕和清洗設備。三方已經在新工藝下產出了可工作的器件，但離量產還有相當距離。

新聞稿里另一段容易被略過的話，藏在美國本土制造的政治敘事里。

IBM還宣布，將成立一家叫Anderon的獨立公司，自稱"全球首家純量子代工廠"——為量子計算機制造晶圓。"首家"這個定語是IBM自封的，但釋放的信號清楚：白宮需要的"美國制造量子硬件"敘事，IBM準備接單。

說回0.7納米本身。

"制程節點"這個名字早就不等于物理尺寸了——它是營銷和代際的代名詞。

IBM把0.7納米（7埃米）當作"亞1納米時代"的起點，意義更多在于給行業立一個可對照的標桿，而不是說量產芯片真的能在晶圓上刻出7個原子寬的線寬。

IBM自己也在新聞稿里承認了這一點。

把這件事放回更長的尺度看：IBM的半導體研究從1960年代延續至今，今天的納米堆疊是這家公司數十年路線圖里的最新一筆。它能不能、什么時候把原型變成你手機或AI服務器里的硅，是另一個故事。

但今天值得記住的，至少有兩件：

IBM把"亞1納米"從PPT搬到了實驗室臺架；

以及它自己給了一個5年的倒計時。

接下來幾年，我們看這個倒計時走不走得動。返回搜狐，查看更多